이지원의 공부기록

카테고리

분류 전체보기 (8) 디지털 논리 회로 (7) Verilog (베릴로그) (6) 논리회로 (1) 프로그래밍 (0) C (C언어) (0) 대외활동 (0) 자기소개서 (0) 대외활동 (0) STUDY (0) 컴퓨터활용능력 (0) 토익 (0) 공부일기 (0)

태그목록

• 2의보수 #2진수 #수의체계 #논리회로 #unsignedmagnitude #16진수 #2진수변환 #디지털회로
• 베릴로그
• 하드웨어설계언어
• quartus
• 논리회로설계
• verilogadder
• 베릴로그덧셈기
• adderdesign
• Testbench
• SystemVerilog
• Adder
• 하드웨어설계
• 디지털회로설계
• ModelSim
• 베릴로그언어
• 디지털회로
• 하드웨어언어
• 논리회로
• 덧셈기
• 모델심
• 애더
• 1-bitfulladder
• 시스템베릴로그
• vhdl
• 쿼터스
• 테스트벤치
• 전자공학과
• Verilog
• veriloghdl

최근에 올라온 글

최근에 달린 댓글

글 보관함

달력

링크

• Total :
• Today :
• Yesterday :